Fungsi carian sedang dalam pembinaan.
Fungsi carian sedang dalam pembinaan.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Design of a 0.5 V Op-Amp Based on CMOS Inverter Using Floating Voltage Sources Reka bentuk Op-Amp 0.5 V Berdasarkan Penyongsang CMOS Menggunakan Sumber Voltan Terapung

Jun WANG, Tuck-Yang LEE, Dong-Gyou KIM, Toshimasa MATSUOKA, Kenji TANIGUCHI

  • pandangan teks lengkap

    0

  • Petikan Ini

Ringkasan:

Surat ini membentangkan op-amp voltan rendah 0.5 V dalam proses CMOS standard 0.18 µm untuk litar kapasitor tersuis. Tidak seperti seni bina op-amp 0.5 V dua peringkat lain, op-amp ini terdiri daripada penyongsang CMOS yang menggunakan sumber voltan terapung dan pincang badan ke hadapan untuk mendapatkan operasi berkelajuan tinggi. Dan dua litar penolakan mod biasa yang dipertingkatkan digabungkan dengan baik untuk mencapai pengurangan kuasa rendah dan kawasan cip. Keputusan simulasi menunjukkan bahawa op-amp mempunyai keuntungan gelung terbuka sebanyak 62 dB, dan lebar jalur keuntungan perpaduan yang tinggi sebanyak 56 MHz. Penggunaan kuasa hanya 350 µW.

Jawatankuasa
IEICE TRANSACTIONS on Electronics Vol.E91-C No.8 pp.1375-1378
Tarikh penerbitan
2008/08/01
Diumumkan
ISSN dalam talian
1745-1353
DOI
10.1093/ietele/e91-c.8.1375
Jenis Manuskrip
LETTER
kategori
Litar Elektronik

Pengarang

Kata kunci

Contents [show]