Fungsi carian sedang dalam pembinaan.
Fungsi carian sedang dalam pembinaan.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Evaluation of a Field-Programmable VLSI Based on an Asynchronous Bit-Serial Architecture Penilaian VLSI Boleh Aturcara Medan Berdasarkan Seni Bina Siri Bit Asynchronous

Masanori HARIYAMA, Shota ISHIHARA, Michitaka KAMEYAMA

  • pandangan teks lengkap

    0

  • Petikan Ini

Ringkasan:

Kertas kerja ini membentangkan seni bina tak segerak baru Tatasusunan gerbang boleh atur medan (FPGA) untuk mengurangkan penggunaan kuasa. Dalam penggunaan kuasa dinamik FPGA konvensional, kuasa yang digunakan oleh blok suis dan pengagihan jam adalah dominan kerana FPGA mempunyai blok suis yang kompleks dan bilangan daftar yang besar untuk kebolehprograman yang tinggi. Untuk mengurangkan penggunaan kuasa blok suis dan pengagihan jam, seni bina siri bit tak segerak dicadangkan. Untuk memastikan operasi yang betul bebas daripada panjang laluan data, kami menggunakan pengekodan dwi-rel berkod tahap dan mencadangkan pelaksanaannya yang cekap kawasan. VLSI boleh diprogramkan medan yang dicadangkan dilaksanakan dalam teknologi CMOS 90 nm. Kelewatan dan penggunaan kuasa FPVSI yang dicadangkan masing-masing adalah 61% dan 58% daripada pengekodan dwi-rel 4 fasa yang merupakan pengekodan paling biasa dalam pengekodan tidak sensitif kelewatan.

Jawatankuasa
IEICE TRANSACTIONS on Electronics Vol.E91-C No.9 pp.1419-1426
Tarikh penerbitan
2008/09/01
Diumumkan
ISSN dalam talian
1745-1353
DOI
10.1093/ietele/e91-c.9.1419
Jenis Manuskrip
Special Section PAPER (Special Section on Advanced Processors Based on Novel Concepts in Computation)
kategori

Pengarang

Kata kunci

Contents [show]