Fungsi carian sedang dalam pembinaan.
Fungsi carian sedang dalam pembinaan.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A CAD-Compatible SOI-CMOS Gate Array Using 0.35µm Partially-Depleted Transistors Tatasusunan Gerbang SOI-CMOS Serasi CAD Menggunakan Transistor Habis Separa 0.35µm

Kimio UEDA, Koji NII, Yoshiki WADA, Shigenobu MAEDA, Toshiaki IWAMATSU, Yasuo YAMAGUCHI, Takashi IPPOSHI, Shigeto MAEGAWA, Koichiro MASHIKO, Yasutaka HORIBA

  • pandangan teks lengkap

    0

  • Petikan Ini

Ringkasan:

Makalah ini menerangkan tatasusunan get SOI-CMOS 0.35µm menggunakan transistor separa habis. Tatasusunan gerbang menggunakan teknik pengasingan medan-perisai dengan struktur terikat badan untuk menyekat masalah badan terapung seperti: (1) ciri-ciri kekusutan dalam arus longkang, (2) voltan pecah rendah, dan (3) kelewatan bergantung kepada frekuensi masa. Dengan mengoptimumkan susun atur sel asas dan pendawaian talian kuasa, tatasusunan get SOI-CMOS juga membenarkan penggunaan perpustakaan sel dan metodologi reka bentuk yang serasi dengan tatasusunan get CMOS pukal. LSI pemprosesan lapisan fizikal ATM (Mod Pemindahan Asynchronous) telah direka menggunakan tatasusunan get SOI-CMOS 0.35µm dengan 560k get mentah. LSI beroperasi pada 156 Mbps pada 2.0 V, sambil menggunakan kuasa 71% kurang daripada menggunakan tatasusunan get pukal-CMOS 0.35µm 3.3 V biasa.

Jawatankuasa
IEICE TRANSACTIONS on Electronics Vol.E83-C No.2 pp.205-211
Tarikh penerbitan
2000/02/25
Diumumkan
ISSN dalam talian
DOI
Jenis Manuskrip
Special Section PAPER (Special Issue on Low-Power High-Speed CMOS LSI Technologies)
kategori

Pengarang

Kata kunci

Contents [show]