Fungsi carian sedang dalam pembinaan.
Fungsi carian sedang dalam pembinaan.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Designing a High Performance SRAM-DRAM Hybrid Memory Architecture for Packet Buffers Merekabentuk Seni Bina Memori Hibrid SRAM-DRAM Berprestasi Tinggi untuk Penampan Paket

Yongwoon SONG, Dongkeon CHOI, Hyukjun LEE

  • pandangan teks lengkap

    0

  • Petikan Ini

Ringkasan:

Prestasi penghala/suis rangkaian telah meningkat dengan ketara sejak beberapa dekad yang lalu dengan peningkatan trafik internet dan pusat data secara mendadak. Prestasi penghala sangat bergantung pada sistem ingatan, contohnya penampan paket berasaskan DRAM, yang selalunya mengehadkan kebolehskalaan penghala. Walau bagaimanapun, jurang yang semakin melebar antara bas I/O memori dan kelajuan tatasusunan sel memori dan lokaliti penimbal baris yang berkurangan daripada saluran dan bank yang semakin meningkat telah mengurangkan keuntungan prestasi daripada teknologi memori terkini seperti DDR4 atau HBM2 DRAM. Kerja-kerja sebelumnya meningkatkan lebar jalur memori dengan mengekalkan penimbal per baris gilir berasaskan SRAM atau penimbal input/output per bank dalam pengawal memori untuk menyokong penimbal paket berasaskan DRAM. Penampan menyimpan paket buat sementara waktu apabila konflik bank berlaku tetapi tidak dapat menghalang trafik yang mendorong gangguan daripada membelasah penampan baris DRAM. Dalam kajian ini, kami secara langsung mengintegrasikan SRAM ke dalam penimbal paket berasaskan DRAM dan memetakan paket tersebut yang merendahkan lokaliti penampan baris DRAM ke dalam SRAM. Ini memaksimumkan lokaliti dan keselarian akses DRAM. Skim yang dicadangkan boleh memanfaatkan mana-mana skim sedia ada. Keputusan eksperimen menunjukkan 22.41% peningkatan berbanding skim sedia ada terbaik untuk satu saluran dari segi penggunaan lebar jalur memori di bawah senario sesak yang teruk.

Jawatankuasa
IEICE TRANSACTIONS on Electronics Vol.E102-C No.12 pp.849-852
Tarikh penerbitan
2019/12/01
Diumumkan
2019/06/25
ISSN dalam talian
1745-1353
DOI
10.1587/transele.2019ECS6003
Jenis Manuskrip
BRIEF PAPER
kategori
Elektronik Bersepadu

Pengarang

Yongwoon SONG
  Sogang University
Dongkeon CHOI
  Sogang University
Hyukjun LEE
  Sogang University

Kata kunci

Contents [show]