Fungsi carian sedang dalam pembinaan.
Fungsi carian sedang dalam pembinaan.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Recovering Faulty Non-Volatile Flip Flops for Coarse-Grained Reconfigurable Architectures Memulihkan Flip Flop Tidak Meruap Yang Bermasalah untuk Seni Bina Boleh Dikonfigurasi Semula Berbutir Kasar

Takeharu IKEZOE, Takuya KOJIMA, Hideharu AMANO

  • pandangan teks lengkap

    0

  • Petikan Ini

Ringkasan:

Peranti IoT terkini memerlukan penggunaan kuasa siap sedia yang sangat rendah, manakala prestasi tertentu diperlukan semasa masa aktif, dan Tatasusunan Boleh Dikonfigurasi Semula Berbutir Kasar (CGRA) telah mendapat perhatian kerana kecekapan tenaganya yang tinggi. Untuk pengurangan selanjutnya penggunaan tenaga siap sedia CGRA, kuasa kebocoran untuk memori konfigurasinya mesti dikurangkan. Walaupun power gating adalah teknik biasa, data yang hilang dalam flip-flop dan ingatan mesti diambil selepas bangun. Memulihkan segala-galanya memerlukan banyak peralihan keadaan dan overhed yang besar pada masa dan tenaga pelaksanaannya. Untuk menangani masalah tersebut, Non-volatile Cool Mega Array (NVCMA), sebuah CGRA yang menyediakan flip-flop tidak meruap (NVFF) dengan teknologi memori tidak meruap jenis tork pemindahan putaran (NVM) telah dibangunkan. Walau bagaimanapun, secara amnya, teknologi memori tidak meruap mempunyai masalah dengan kebolehpercayaan. Sesetengah NVFF disusun pada-0/1, dan tidak boleh menyimpan data dalam kemungkinan tertentu. Untuk meningkatkan hasil cip, kami mencadangkan algoritma pemetaan untuk mengelakkan elemen pemprosesan yang rosak CGRA yang disebabkan oleh data konfigurasi yang salah. Seterusnya, kami juga mencadangkan kaedah untuk menambah mekanisme kod pembetulan ralat (ECC) pada NVFF untuk konfigurasi dan ingatan malar. Kaedah yang dicadangkan telah digunakan untuk NVCMA untuk menilai kadar ketersediaan dan pengurangan masa menulis. Dengan menggunakan kedua-dua kaedah, nisbah ketersediaan purata sebanyak 94.2% telah dicapai, manakala nisbah ketersediaan purata bagi sembilan aplikasi ialah 0.056% apabila kebarangkalian kegagalan FF ialah 0.01. Tenaga untuk menyimpan data menjadi kira-kira 2.3 kali ganda kerana overhed perkakasan ECC tetapi kaedah yang dicadangkan boleh menjimatkan 8.6% kuasa penulisan secara purata.

Jawatankuasa
IEICE TRANSACTIONS on Electronics Vol.E104-C No.6 pp.215-225
Tarikh penerbitan
2021/06/01
Diumumkan
2020/12/14
ISSN dalam talian
1745-1353
DOI
10.1587/transele.2020LHP0002
Jenis Manuskrip
Special Section PAPER (Special Section on Low-Power and High-Speed Chips)
kategori

Pengarang

Takeharu IKEZOE
  Keio University
Takuya KOJIMA
  Keio University
Hideharu AMANO
  Keio University

Kata kunci

Contents [show]