Fungsi carian sedang dalam pembinaan.
Fungsi carian sedang dalam pembinaan.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Reducing On-Chip DRAM Energy via Data Transfer Size Optimization Mengurangkan Tenaga DRAM Pada Cip melalui Pengoptimuman Saiz Pemindahan Data

Takatsugu ONO, Koji INOUE, Kazuaki MURAKAMI, Kenji YOSHIDA

  • pandangan teks lengkap

    0

  • Petikan Ini

Ringkasan:

Kertas kerja ini mencadangkan seni bina cache saiz talian pembolehubah boleh dikawal perisian (SC-VLS) untuk sistem terbenam kuasa rendah. Jalur lebar tinggi antara logik dan DRAM direalisasikan melalui teknologi bersepadu termaju. System-in-Silicon ialah salah satu rangka kerja seni bina untuk merealisasikan lebar jalur yang tinggi. ASIC dan SRAM tertentu dipasang pada interposer silikon. Setiap cip disambungkan kepada interposer silikon oleh benjolan pateri eutektik. Dalam rangka kerja, adalah penting untuk mengurangkan penggunaan tenaga DRAM. DRAM khusus memerlukan memori cache yang kecil untuk meningkatkan prestasi. Kami mengeksploitasi cache untuk mengurangkan penggunaan tenaga DRAM. Semasa pelaksanaan program aplikasi, saiz baris cache yang mencukupi yang menghasilkan nisbah kehilangan cache terendah adalah berbeza-beza kerana jumlah lokaliti ruang rujukan memori berubah. Jika kami menggunakan saiz baris cache yang besar, kami boleh menjangkakan kesan prapengambilan. Walau bagaimanapun, penggunaan tenaga DRAM lebih besar daripada saiz talian yang kecil kerana bilangan bank yang banyak diakses. Cache SC-VLS dapat menukar saiz talian kepada saiz yang mencukupi pada masa jalan dengan kawasan kecil dan overhed kuasa. Kami menganalisis saiz baris yang mencukupi dan memasukkan arahan perubahan saiz baris pada permulaan setiap fungsi program sasaran sebelum melaksanakan program. Dalam penilaian kami, diperhatikan bahawa cache SC-VLS mengurangkan penggunaan tenaga DRAM sehingga 88%, berbanding cache konvensional dengan talian 256 B tetap.

Jawatankuasa
IEICE TRANSACTIONS on Electronics Vol.E92-C No.4 pp.433-443
Tarikh penerbitan
2009/04/01
Diumumkan
ISSN dalam talian
1745-1353
DOI
10.1587/transele.E92.C.433
Jenis Manuskrip
Special Section PAPER (Special Section on Low-Leakage, Low-Voltage, Low-Power and High-Speed Technologies for System LSIs in Deep-Submicron Era)
kategori

Pengarang

Kata kunci

Contents [show]