Fungsi carian sedang dalam pembinaan.
Fungsi carian sedang dalam pembinaan.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Design of High-Performance Analog Circuits Using Wideband gm-Enhanced MOS Composite Transistors Reka Bentuk Litar Analog Berprestasi Tinggi Menggunakan Jalur Lebar gm-Transistor Komposit MOS Dipertingkatkan

Yang TIAN, Pak Kwong CHAN

  • pandangan teks lengkap

    0

  • Petikan Ini

Ringkasan:

Dalam makalah ini, kami membentangkan teknik reka bentuk litar transistor komposit baharu yang memberikan peningkatan prestasi unggul kepada litar analog. Dengan menambahkan transistor komposit pada penguat berkompensasi cascode, ia telah mencapai keuntungan DC 102 dB, dan lebar jalur perolehan perpaduan 37.6 MHz semasa memacu beban kapasitif berat 2 nF pada bekalan 1.8 V tunggal. Dalam perbandingan lebar jalur kuasa dan kecekapan kelajuan kuasa pada angka merit, ia menawarkan nilai tinggi yang ketara berkenaan dengan karya terkini yang dilaporkan. Dengan menggunakan transistor komposit dalam pengawal selia linear yang dikuasakan oleh bekalan 3.3 V untuk menjana voltan keluaran 1.8 V, ia telah menunjukkan tindak balas pemulihan pantas pada pelbagai transien arus beban, mempunyai masa penyelesaian 1% sebanyak 0.1 µS untuk 50 mA atau 100 Langkah mA, manakala masa penyelesaian 1% 0.36 µS untuk langkah maksimum 735 mA di bawah beban kapasitif 10 µF dengan perintang 1 Ω ESR. Peraturan beban simulasi ialah 0.035% dan peraturan talian ialah 0.488%. Membandingkan keputusannya dengan keputusan terkini LDO yang dilaporkan, ia juga mengesahkan prestasi dipertingkatkan yang ketara bagi reka bentuk berasaskan transistor komposit yang dicadangkan dari segi kelajuan, keupayaan pemanduan semasa dan kestabilan terhadap perubahan dalam parameter persekitaran. Semua reka bentuk yang dicadangkan disimulasikan menggunakan semikonduktor bercarter (CSM) 1.8 V/3.3 V 0.18 µm teknologi proses tiga telaga CMOS dengan pilihan oksida nipis/tebal dan parameter model BSIM3.

Jawatankuasa
IEICE TRANSACTIONS on Electronics Vol.E93-C No.7 pp.1199-1208
Tarikh penerbitan
2010/07/01
Diumumkan
ISSN dalam talian
1745-1353
DOI
10.1587/transele.E93.C.1199
Jenis Manuskrip
PAPER
kategori
Litar Elektronik

Pengarang

Kata kunci

Contents [show]