Fungsi carian sedang dalam pembinaan.
Fungsi carian sedang dalam pembinaan.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A Power Grid Optimization Algorithm by Observing Timing Error Risk by IR Drop Algoritma Pengoptimuman Grid Kuasa dengan Memerhati Risiko Ralat Pemasaan oleh Penurunan IR

Yoshiyuki KAWAKAMI, Makoto TERAO, Masahiro FUKUI, Shuji TSUKIYAMA

  • pandangan teks lengkap

    0

  • Petikan Ini

Ringkasan:

Dengan kemunculan usia submikron dalam, prestasi litar sangat dipengaruhi oleh variasi proses dan pengaruh ke atas kelewatan litar kepada voltan bekalan kuasa semakin meningkat disebabkan oleh pengecutan saiz ciri CMOS. Pengoptimuman grid kuasa yang mempertimbangkan risiko ralat pemasaan yang disebabkan oleh variasi dan kejatuhan IR menjadi sangat penting untuk pengendalian sistem-pada-cip yang stabil dan berkelajuan tinggi. Secara konvensional, banyak algoritma pengoptimuman grid kuasa telah dicadangkan, dan kebanyakannya menggunakan penurunan IR sebagai fungsi objek mereka. Walau bagaimanapun, penurunan IR ialah metrik tidak langsung dan kami mengesyaki bahawa ia adalah metrik kabur untuk matlamat sebenar reka bentuk LSI. Dalam makalah ini, pertama, kami mencadangkan pendekatan yang menggunakan "risiko ralat masa yang disebabkan oleh penurunan IR" sebagai fungsi objektif langsung. Kedua, peta laluan kritikal diperkenalkan untuk menyatakan kewujudan laluan kritikal yang diedarkan dalam keseluruhan cip. Risiko ralat pemasaan dikurangkan dengan menggunakan peta laluan kritikal dan fungsi objektif baharu. Beberapa keputusan eksperimen menunjukkan keberkesanannya.

Jawatankuasa
IEICE TRANSACTIONS on Fundamentals Vol.E91-A No.12 pp.3423-3430
Tarikh penerbitan
2008/12/01
Diumumkan
ISSN dalam talian
1745-1337
DOI
10.1093/ietfec/e91-a.12.3423
Jenis Manuskrip
Special Section PAPER (Special Section on VLSI Design and CAD Algorithms)
kategori
Reka Bentuk Tahap Fizikal

Pengarang

Kata kunci

Contents [show]