Fungsi carian sedang dalam pembinaan.
Fungsi carian sedang dalam pembinaan.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A New Method for Constructing IP Level Power Model Based on Power Sensitivity Kaedah Baru untuk Membina Model Kuasa Tahap IP Berdasarkan Kepekaan Kuasa

Heng-Liang HUANG, Jiing-Yuan LIN, Wen-Zen SHEN, Jing-Yang JOU

  • pandangan teks lengkap

    0

  • Petikan Ini

Ringkasan:

Memandangkan fungsi sistem semakin kompleks, penggunaan semula IP (Harta Intelektual) adalah trend gaya reka bentuk sistem. Pereka bentuk perlu menilai prestasi dan ciri setiap blok IP calon yang boleh digunakan dalam reka bentuk mereka, manakala pembekal IP berharap untuk merahsiakan struktur blok IP mereka. Model kuasa tahap IP ialah model yang hanya mengambil statistik input utama sebagai parameter dan tidak mendedahkan sebarang maklumat tentang saiz transistor atau struktur litar. Kertas ini mencadangkan kaedah baharu untuk membina model kuasa yang sesuai untuk blok litar peringkat IP. Ia adalah kaedah pemilihan titik nominal untuk model kuasa berdasarkan sensitiviti kuasa. Dengan menganalisis hubungan antara penggunaan kuasa dinamik litar CMOS dan statistik isyarat inputnya, garis panduan memilih titik nominal dicadangkan. Daripada analisis kami, titik nominal pertama dipilih untuk meminimumkan ralat anggaran purata dan dua titik nominal lain dipilih untuk meminimumkan ralat anggaran maksimum. Keputusan eksperimen kami pada beberapa litar penanda aras menunjukkan keberkesanan kaedah yang dicadangkan. Purata ketepatan anggaran dalam 5.78% daripada simulasi tahap transistor dicapai. Kaedah yang dicadangkan boleh digunakan untuk membina persekitaran anggaran kuasa tahap sistem tanpa mendedahkan kandungan blok IP di dalamnya. Oleh itu, ia adalah kaedah yang menjanjikan untuk pembinaan model kuasa tahap IP.

Jawatankuasa
IEICE TRANSACTIONS on Fundamentals Vol.E83-A No.12 pp.2431-2438
Tarikh penerbitan
2000/12/25
Diumumkan
ISSN dalam talian
DOI
Jenis Manuskrip
Special Section PAPER (Special Section on VLSI Design and CAD Algorithms)
kategori
Metodologi Reka Bentuk VLSI

Pengarang

Kata kunci

Contents [show]