Fungsi carian sedang dalam pembinaan.
Fungsi carian sedang dalam pembinaan.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Synthesis of Application-Specific Coprocessor for Core-Based ASIC Design Sintesis Coprocessor Khusus Aplikasi untuk Reka Bentuk ASIC Berasaskan Teras

Dae-Hyun LEE, In-Cheol PARK, Chong-Min KYUNG

  • pandangan teks lengkap

    0

  • Petikan Ini

Ringkasan:

Kertas kerja ini membentangkan pendekatan yang cekap untuk masalah pembahagian perkakasan/perisian: sintesis coprocessor khusus aplikasi yang mempercepatkan perisian terbenam berjalan pada pemproses utama. Memandangkan satu set graf aliran data (DFG), kebanyakan pendekatan pembahagian perkakasan/perisian sebelum ini telah memfokuskan pada pemetaan DFG kepada perkakasan atau perisian. Kelemahan biasa mereka ialah 1) mereka mengabaikan pelbagai alternatif pelaksanaan dalam merealisasikan DFG sebagai perkakasan berdasarkan andaian bahawa hanya satu pelaksanaan perkakasan wujud untuk DFG, dan bahawa 2) mereka tidak menganggap kesan penggabungan pada kawasan perkakasan semasa mensintesis. pemproses bersama dengan menggabungkan DFG. Untuk menangani isu pertama, kami merumuskan kedua-dua pemetaan DFG kepada perkakasan atau perisian dan pemilihan pelaksanaan perkakasan yang sesuai untuk setiap DFG sebagai masalah pengaturcaraan integer tunggal, dan kemudian menggunakan algoritma berulang berdasarkan heuristik Kernighan dan Lin untuk menyelesaikan masalah. Untuk mengurangkan masa CPU, kami telah merangka struktur data yang mengira kos pelaksanaan perkakasan dengan cepat. Untuk menangani isu kedua, kaedah kami memautkan DFG dengan nod tiruan untuk menghasilkan satu DFG besar, dan kemudian mensintesis pemproses bersama sasaran dengan menjadualkan DFG secara global dan memperuntukkan laluan datanya. Keputusan eksperimen menunjukkan bahawa pendekatan kami mengatasi pendekatan sebelumnya berdasarkan algoritma genetik (GA) dalam kedua-dua kawasan coprocessor dan masa CPU.

Jawatankuasa
IEICE TRANSACTIONS on Fundamentals Vol.E84-A No.2 pp.604-613
Tarikh penerbitan
2001/02/01
Diumumkan
ISSN dalam talian
DOI
Jenis Manuskrip
PAPER
kategori
Teknologi Reka Bentuk VLSI dan CAD

Pengarang

Kata kunci

Contents [show]