Fungsi carian sedang dalam pembinaan.
Fungsi carian sedang dalam pembinaan.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

2.4-GHz-Band CMOS RF Front-End Building Blocks at a 1.8-V Supply Blok Bangunan Bahagian Hadapan RF CMOS Jalur 2.4-GHz pada Bekalan 1.8-V

Hiroshi KOMURASAKI, Kazuya YAMAMOTO, Hideyuki WAKADA, Tetsuya HEIMA, Akihiko FURUKAWA, Hisayasu SATO, Takahiro MIKI, Naoyuki KATO, Akira HYOGO, Keitaro SEKINE

  • pandangan teks lengkap

    0

  • Petikan Ini

Ringkasan:

Kertas kerja ini menerangkan litar bangunan bahagian hadapan jalur 2.4-GHz--pencampur penukaran ke bawah (DCM), prascaler pembahagi dua modulus dengan 4/5, suis antena hantar/terima (SW), penguat kuasa ( PA), dan penguat hingar rendah (LNA). Ia direka menggunakan proses CMOS pukal 0.18 µm piawai dengan penggunaan arus yang lebih rendah daripada litar bipolar, dan boleh beroperasi pada voltan bekalan rendah 1.8 V. Pad berperisai jerat digunakan untuk bunyi litar penerima yang lebih rendah. Pad yang dilindungi oleh logam menjadi retak apabila ia terikat, oleh itu kawasan aktif silisid digunakan sebagai perisai dan bukannya logam untuk mengelakkan keretakan ini. Perisai berjaring mencapai kapasitor pad parasit yang lebih rendah tanpa perintang parasit, dan juga bertindak sebagai kawasan aktif tiruan. DCM yang dicadangkan mempunyai ciri IP3 yang tinggi. DCM mempunyai konfigurasi FET cascode dan kuasa LO disuntik ke dalam FET bawah. Dengan mengekalkan voltan sumber saliran transistor atas besar, ketaklinieran transkonduktans sumber saliran dikurangkan dan herotan rendah DCM direalisasikan. Ia mencapai input yang lebih tinggi dirujuk IP3 dengan keuntungan penukaran yang lebih tinggi untuk penggunaan semasa yang hampir sama bagi pengadun seimbang tunggal konvensional. Output yang dirujuk IP3 adalah lebih tinggi 5.0 dB daripada pengadun seimbang tunggal. Prascaler dwi-modulus yang dicadangkan menggunakan teknik pembezaan sepenuhnya untuk mencapai operasi yang stabil. Untuk mengelakkan ralat, litar pembezaan sepenuhnya memberikan margin ayunan voltan logik. Selain itu, teknik pembezaan juga mengurangkan kesan hingar daripada talian voltan bekalan kerana penolakan isyarat mod biasa. Kekerapan operasi maksimum ialah 3.0 GHz, dan penggunaan kuasa flip-flop yang dinormalkan oleh kekerapan operasi maksimum ialah 180 µW/GHz.

Jawatankuasa
IEICE TRANSACTIONS on Fundamentals Vol.E85-A No.2 pp.300-308
Tarikh penerbitan
2002/02/01
Diumumkan
ISSN dalam talian
DOI
Jenis Manuskrip
Special Section PAPER (Special Section on Analog Circuit Techniques and Related Topics)
kategori

Pengarang

Kata kunci

Contents [show]