Fungsi carian sedang dalam pembinaan.
Fungsi carian sedang dalam pembinaan.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

FPGA Implementation of a Stream-Based Real-Time Hardware Line Segment Detector Pelaksanaan FPGA Pengesan Segmen Talian Perkakasan Masa Nyata Berasaskan Strim

Taito MANABE, Taichi KATAYAMA, Yuichiro SHIBATA

  • pandangan teks lengkap

    0

  • Petikan Ini

Ringkasan:

Pengesanan talian adalah teknik pemprosesan imej asas yang mempunyai pelbagai aplikasi dalam bidang penglihatan komputer. Sebagai contoh, penjagaan lorong yang diperlukan untuk merealisasikan kenderaan autonomi boleh dilaksanakan berdasarkan teknik pengesanan talian. Walau bagaimanapun, untuk tujuan sedemikian, kependaman pengesanan rendah dan penggunaan kuasa adalah penting. Menggunakan pemprosesan strim berasaskan perkakasan dianggap sebagai cara yang berkesan untuk mencapai sifat sedemikian kerana ia menghapuskan keperluan untuk menyimpan keseluruhan bingkai ke dalam memori luaran yang memakan tenaga. Di samping itu, menerima pakai FPGA membolehkan kami mengekalkan fleksibiliti pemprosesan perisian. Pengesan segmen garisan (LSD) ialah algoritma berdasarkan kecerunan intensiti, dan berprestasi lebih baik daripada transformasi Hough yang terkenal dari segi kelajuan dan ketepatan pemprosesan. Walau bagaimanapun, melaksanakan LSD asal pada FPGA sebagai struktur saluran paip adalah sukar terutamanya kerana pendekatan pertumbuhan wilayah berulangnya. Oleh itu, kami mencadangkan algoritma pengesanan segmen garisan yang mudah dan mesra strim berdasarkan konsep LSD. Keseluruhan sistem dilaksanakan pada Xilinx Zynq-7000 XC7Z020-1CLG400C FPGA tanpa sebarang memori luaran. Keputusan penilaian mendedahkan bahawa sistem yang dilaksanakan mampu mengesan segmen talian dengan jayanya dan padat dengan 7.5% RAM Blok dan kurang daripada 7.0% daripada sumber lain yang digunakan, sambil mengekalkan daya pemprosesan 60 fps untuk video VGA. Ia juga menunjukkan bahawa sistem ini adalah cekap kuasa berbanding pemprosesan perisian pada CPU.

Jawatankuasa
IEICE TRANSACTIONS on Fundamentals Vol.E105-A No.3 pp.468-477
Tarikh penerbitan
2022/03/01
Diumumkan
2021/09/02
ISSN dalam talian
1745-1337
DOI
10.1587/transfun.2021VLP0009
Jenis Manuskrip
Special Section PAPER (Special Section on VLSI Design and CAD Algorithms)
kategori

Pengarang

Taito MANABE
  Nagasaki University
Taichi KATAYAMA
  Nagasaki University
Yuichiro SHIBATA
  Nagasaki University

Kata kunci

Contents [show]