Fungsi carian sedang dalam pembinaan.
Fungsi carian sedang dalam pembinaan.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Memory-Efficient and High-Performance Two-Dimensional Discrete Wavelet Transform Architecture Based on Decomposed Lifting Algorithm Seni Bina Transformasi Gelombang Diskret Dua Dimensi Cekap dan Berprestasi Tinggi Berdasarkan Algoritma Pengangkatan Terurai

Peng CAO, Chao WANG, Longxing SHI

  • pandangan teks lengkap

    0

  • Petikan Ini

Ringkasan:

Kaedah berasaskan garis telah menjadi salah satu kaedah yang paling biasa digunakan bagi pelaksanaan perkakasan bagi transformasi wavelet diskret (DWT) dua dimensi (2D). Walau bagaimanapun, penimbal data diperlukan antara pemproses DWT baris dan pemproses DWT lajur untuk menyelesaikan ketidakpadanan aliran data, yang meningkatkan saiz memori pada cip dan kependaman output. Memandangkan aliran data yang tidak serasi diinduksi daripada sifat intrinsik algoritma berasaskan pengangkatan yang diterima pakai, algoritma pengangkatan terurai (DLA) dipersembahkan dengan menyusun semula laluan data langkah pengangkatan untuk memastikan data imej diproses dalam cara imbasan raster dalam pemproses baris dan pemproses lajur. Analisis teori menunjukkan bahawa isu ketepatan DLA mengatasi algoritma berasaskan pengangkatan lain dari segi hingar pusingan dan panjang perkataan dalaman. Seni bina berasaskan garisan yang cekap memori dan berprestasi tinggi dicadangkan berdasarkan DLA tanpa pelaksanaan penimbal data. Untuk N M imej, hanya 2N memori dalaman diperlukan untuk penapis 5/3 dan 4N daripada itu diperlukan untuk penapis 9/7 untuk melaksanakan DWT 2D, di mana N and M menunjukkan lebar dan tinggi sesuatu imej. Berbanding dengan seni bina 2D DWT yang berkaitan, saiz memori pada cip dikurangkan dengan ketara di bawah kos aritmetik yang sama, lebar jalur memori dan kekangan masa. Reka bentuk ini telah dilaksanakan dalam fabrikasi logik CMOS SMIC 0.18 µm dengan RAM dwi-port 32 kbit dan get NAND 20-input bersamaan 2 K dalam 1.00 mm 1.00 mm die, yang boleh memproses 512 512 imej di bawah 100 MHz.

Jawatankuasa
IEICE TRANSACTIONS on Fundamentals Vol.E92-A No.8 pp.2000-2008
Tarikh penerbitan
2009/08/01
Diumumkan
ISSN dalam talian
1745-1337
DOI
10.1587/transfun.E92.A.2000
Jenis Manuskrip
PAPER
kategori
Pemprosesan Isyarat Digital

Pengarang

Kata kunci

Contents [show]