Fungsi carian sedang dalam pembinaan.
Fungsi carian sedang dalam pembinaan.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Dynamically Variable Line-Size Cache Architecture for Merged DRAM/Logic LSIs Seni Bina Cache Saiz Baris Boleh Ubah Secara Dinamik untuk DRAM/Logik LSI Gabungan

Koji INOUE, Koji KAI, Kazuaki MURAKAMI

  • pandangan teks lengkap

    0

  • Petikan Ini

Ringkasan:

Makalah ini mencadangkan seni bina cache novel yang sesuai untuk gabungan DRAM/logik LSI, yang dipanggil "cache saiz baris berubah secara dinamik (Cache D-VLS). " Cache D-VLS boleh mengoptimumkan saiz barisnya mengikut ciri program, dan cuba meningkatkan prestasi dengan mengeksploitasi lebar jalur memori pada cip yang tinggi pada gabungan DRAM/logik LSI dengan sewajarnya. Dalam penilaian kami, diperhatikan bahawa purata peningkatan masa capaian memori yang dicapai oleh cache D-VLS dipetakan langsung ialah kira-kira 20% berbanding cache dipetakan langsung konvensional dengan talian tetap 32 bait ini adalah lebih baik daripada peningkatan prestasi langsung bersaiz dua kali ganda -cache dipetakan.

Jawatankuasa
IEICE TRANSACTIONS on Information Vol.E83-D No.5 pp.1048-1057
Tarikh penerbitan
2000/05/25
Diumumkan
ISSN dalam talian
DOI
Jenis Manuskrip
PAPER
kategori
Elemen Sistem Komputer

Pengarang

Kata kunci

Contents [show]