Fungsi carian sedang dalam pembinaan.
Fungsi carian sedang dalam pembinaan.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

GUINNESS: A GUI Based Binarized Deep Neural Network Framework for Software Programmers GUINNESS: Rangka Kerja Rangkaian Neural Dalam Binari Berasaskan GUI untuk Pengaturcara Perisian

Hiroki NAKAHARA, Haruyoshi YONEKAWA, Tomoya FUJII, Masayuki SHIMODA, Shimpei SATO

  • pandangan teks lengkap

    0

  • Petikan Ini

Ringkasan:

GUINNESS (pensintesis rangkaian saraf binari berasaskan GUI) ialah aliran alat sumber terbuka untuk rangkaian saraf dalam terdua ke arah pelaksanaan FPGA berdasarkan GUI termasuk kedua-dua latihan pada GPU dan inferens pada FPGA. Memandangkan semua operasi dilakukan pada GUI, pereka perisian tidak perlu menulis sebarang skrip untuk mereka bentuk struktur rangkaian saraf, tingkah laku latihan, hanya menentukan nilai untuk hiperparameter. Selepas menamatkan latihan, ia secara automatik menjana kod C++ untuk mensintesis aliran bit menggunakan aliran alat reka bentuk sistem Xilinx SDSoC. Oleh itu, aliran alat kami sesuai untuk pengaturcara perisian yang tidak biasa dengan reka bentuk FPGA. Dalam aliran alat kami, kami mengubah suai algoritma latihan latihan dan inferens untuk perkakasan CNN binari. Memandangkan perkakasan mempunyai bilangan ketepatan bit yang terhad, ia tidak mempunyai berat sebelah minimum dalam latihan. Selain itu, untuk inferens pada perkakasan, teknik penormalan kelompok konvensional memerlukan perkakasan tambahan. Pengubahsuaian kami menyelesaikan masalah ini. Kami melaksanakan penanda aras VGG-11 CNN pada Digilent Inc. Zedboard. Berbanding dengan pelaksanaan binari konvensional pada FPGA, ketepatan klasifikasi adalah hampir sama, prestasi setiap kecekapan kuasa adalah 5.1 kali lebih baik, bagi prestasi setiap kecekapan kawasan, ia adalah 8.0 kali lebih baik, dan bagi prestasi setiap memori, ia adalah 8.2 kali lebih baik. Kami membandingkan reka bentuk FPGA yang dicadangkan dengan reka bentuk CPU dan GPU. Berbanding dengan ARM Cortex-A57, ia adalah 1776.3 kali lebih pantas, ia melesapkan kuasa 3.0 kali lebih rendah, dan prestasi setiap kecekapan kuasa adalah 5706.3 kali lebih baik. Selain itu, berbanding dengan GPU Maxwell, ia adalah 11.5 kali lebih pantas, ia menghilangkan kuasa 7.3 kali lebih rendah, dan prestasi setiap kecekapan kuasa adalah 83.0 kali lebih baik. Kelemahan reka bentuk berasaskan FPGA kami memerlukan masa tambahan untuk mensintesis kod boleh laku FPGA. Daripada percubaan, ia mengambil masa lebih tiga jam, dan jumlah reka bentuk FPGA mengambil masa 75 jam. Oleh kerana latihan CNN adalah dominan, ia adalah agak besar.

Jawatankuasa
IEICE TRANSACTIONS on Information Vol.E102-D No.5 pp.1003-1011
Tarikh penerbitan
2019/05/01
Diumumkan
2019/02/27
ISSN dalam talian
1745-1361
DOI
10.1587/transinf.2018RCP0002
Jenis Manuskrip
Special Section PAPER (Special Section on Reconfigurable Systems)
kategori
Alat reka bentuk

Pengarang

Hiroki NAKAHARA
  Tokyo Institute of Technology
Haruyoshi YONEKAWA
  Tokyo Institute of Technology
Tomoya FUJII
  Tokyo Institute of Technology
Masayuki SHIMODA
  Tokyo Institute of Technology
Shimpei SATO
  Tokyo Institute of Technology

Kata kunci

Contents [show]