Fungsi carian sedang dalam pembinaan.
Fungsi carian sedang dalam pembinaan.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

PAMELA: Pattern Matching Engine with Limited-Time Update for NIDS/NIPS PAMELA: Enjin Padanan Corak dengan Kemas Kini Masa Terhad untuk NIDS/NIPS

Tran Ngoc THINH, Surin KITTITORNKUN, Shigenori TOMIYAMA

  • pandangan teks lengkap

    0

  • Petikan Ini

Ringkasan:

Beberapa enjin padanan corak berasaskan perkakasan untuk sistem pengesanan pencerobohan/pencegahan rangkaian (NIDS/NIPS) boleh mencapai daya pemprosesan yang tinggi dengan kurang sumber perkakasan. Walau bagaimanapun, fleksibiliti mereka untuk mengemas kini corak baharu adalah terhad dan masih mencabar. Kertas kerja ini menerangkan a Enjin Padanan PAttern dengan kemas kini masa terhad (PAMELA) menggunakan algoritma pencincangan yang dicadangkan baru-baru ini dipanggil Cuckoo Hashing. PAMELA menampilkan kemas kini corak segera tanpa konfigurasi semula, penggunaan perkakasan yang lebih cekap dan prestasi yang lebih tinggi berbanding dengan kerja lain. Pertama, kami melaksanakan padanan corak tepat selari yang dipertingkatkan dengan panjang sewenang-wenangnya berdasarkan Cuckoo Hashing dan teknik senarai terpaut. Kedua, sementara PAMELA sedang dikemas kini dengan corak serangan baharu, kedua-dua tindanan dan FIFO digunakan untuk mengikat masa pemasukan disebabkan oleh kelemahan Cuckoo Hashing dan untuk mengelakkan gangguan aliran data input. Ketiga, kami memperluaskan sistem untuk pemprosesan berbilang aksara untuk mencapai daya pemprosesan yang lebih tinggi. Enjin kami boleh menampung set peraturan Snort terkini, NIDS/NIPS sumber terbuka, dan mencapai daya pemprosesan sehingga 8.8 Gigabit sesaat sambil menggunakan jumlah perkakasan yang paling rendah. Berbanding dengan pendekatan lain, pendekatan kami jauh lebih cekap daripada pendekatan lain yang dilaksanakan pada seni bina Xilinx FPGA.

Jawatankuasa
IEICE TRANSACTIONS on Information Vol.E92-D No.5 pp.1049-1061
Tarikh penerbitan
2009/05/01
Diumumkan
ISSN dalam talian
1745-1361
DOI
10.1587/transinf.E92.D.1049
Jenis Manuskrip
PAPER
kategori
Sistem VLSI

Pengarang

Kata kunci

Contents [show]